BUNDESPATENTGERICHT 23 W (pat) 39/99 _______________ (Aktenzeichen) Verkündet am 20. März 2001 … B E S C H L U S S In der Beschwerdesache … betreffend die Patentanmeldung 195 29 689.3-33 hat der 23. Senat (Technischer Beschwerdesenat) des Bundespatentgerichts auf die mündliche Verhandlung vom 20. März 2001 unter Mitwirkung des Vorsitzenden Richters Dr. Beyer, des Richters Dr. Gottschalk, der Richterin Tronser sowie des Richters Dipl.-Phys. Lokys BPatG 154 6.70 - 2 - beschlossen: Die Beschwerde der Anmelderin gegen den Beschluß des Deutschen Patent- und Markenamts - Prüfungsstelle für Klasse H 01 L – vom 22. April 1999 wird zurückgewiesen. G r ü n d e I. Die Prüfungsstelle für Klasse H 01 L des Deutschen Patent- und Markenamts hat die am 11. August 1995 mit der Bezeichnung "Halbleitervorrichtung und Herstel-lungsverfahren derselben" eingereichte Patentanmeldung, für die die Priorität der Anmeldung in Japan vom 7. Februar 1995 (Aktenzeichen P 7-019213) in An-spruch genommen ist, durch Beschluß vom 22. April 1999 zurückgewiesen. Zur Begründung ist ausgeführt, daß der Gegenstand des mit Schriftsatz vom 30. April 1997 eingereichten Patentanspruchs 1 gegenüber dem Stand der Tech-nik nach der US-Patentschrift 4 694 321 und der Literaturstelle "IBM Technical Disclosure Bulletin", Bd. 19, Nr. 10, März 1977, Seiten 3942 bis 3946 nicht erfinde-risch sei. Gegen diesen Beschluß richtet sich die Beschwerde der Anmelderin. Sie verfolgt ihr Schutzbegehren mit den in der mündlichen Verhandlung überreich-ten Patentansprüchen 1 bis 8 gemäß Hauptantrag, hilfsweise mit den überreichten Patentansprüchen 1 und 7 gemäß Hilfsantrag 1 sowie höchst hilfsweise mit den überreichten Patentansprüchen 1 bis 7 gemäß Hilfsantrag 2 weiter und vertritt die Auffassung, daß die Gegenstände der neugefaßten nebengeordneten Patentan-- 3 - sprüche 1 und 7 gemäß Hauptantrag, zumindest aber diejenigen der nebengeord-neten Patentansprüche 1 und 7 gemäß Hilfsantrag 1 bzw. der nebengeordneten Patentansprüche 1, 2, 5 und 6 gemäß Hilfsantrag 2 gegenüber dem nachgewiese-nen Stand der Technik patentfähig seien. Die Anmelderin beantragt, den Beschluß des Deutschen Patent- und Markenamts - Prü-fungsstelle für Klasse H 01 L - vom 22. April 1999 aufzuhe-ben und das Patent 195 29 689 mit folgenden Unterlagen zu erteilen: Patentansprüche 1 bis 8 in der in der mündlichen Verhand-lung als "Hauptantrag" eingereichten Fassung, hilfsweise Patentansprüche 1 und 7 in der in der mündlichen Verhandlung als "Hilfsantrag 1" überreichten Fassung sowie Patentansprüche 2 bis 6 und 8 nach Hauptantrag, höchst hilfsweise Patentansprüche 1 bis 7 in der in der mündlichen Verhandlung als "Hilfsantrag 2" überreichten Fassung, sowie jeweils Beschreibung, Seiten 1 bis 4 und 11 bis 18 in der ursprünglich eingereichten Fassung, Seiten 5, 7 bis 10 in der am 6. Mai 1997 eingereichten Fas-sung, und Zeichnung, Figuren 2, 3 und 5A bis 8D in der ursprüngli-chen Fassung und Figuren 1A, 1B, 4A, 4B in der 6. Mai 1997 eingereichten Fassung. Die geltenden nebengeordneten Patentansprüche 1 und 7 gemäß Hauptantrag lauten: - 4 - "1. Halbleitervorrichtung, in der zumindest ein IIL-Transistor gebildet ist, mit: einer auf einem Halbleitersubstrat (1) vorgesehenen Epita-xieschicht (3); einem in der Epitaxieschicht (3) vorgesehenen Basisbe-reich (6); einer Mehrzahl von in dem Basisbereich (6) gebildeten Kol-lektorbereichen (9) eines IIL-Transistors, wobei die Kollektor-bereiche (9) entlang einer vorbestimmten Richtung, die sich parallel zu der Oberfläche des Halbleitersubstrates (1) er-streckt, angeordnet sind; einer Mehrzahl von Polysiliziumabdeckungen (11), wobei je-der der Kollektorbereiche (9) durch eine Polysiliziumab-deckung (11) bedeckt ist; einer auf der Epitaxieschicht (3) gebildeten Isolierschicht (7), die eine Mehrzahl von Kontaktlöchern (8) aufweist, die sich jeweils bis zu einer der Polysiliziumabdeckungen (11) er-strecken; einer Metallverdrahtung (10) mit einer Mehrzahl von Kontakt-bereichen in den Kontaktlöchern (8), wobei jeder der Kon-taktbereiche über eine der Polysiliziumabdeckungen (11) mit einem vorbestimmten Kollektorbereich (9) elektrisch verbun-den ist, und die Ausdehnung von jedem der Kontaktlöcher (8) in der vor-bestimmten Richtung kleiner ist als die des dazu entspre-chenden Kollektorbereiches (9). 7. Herstellungsverfahren einer Halbleitervorrichtung, in der zumindest ein IIL Transistor gebildet ist, mit den Schritten: Bilden einer n-Typ-Diffusionsschicht (2) in einem Halbleiter-substrat (1); - 5 - Bilden einer Epitaxieschicht (3) auf dem Halbleitersub-strat (1) mit der n-Typ-Diffusionsschicht (2) durch einen Ab-scheidungsprozeß; Bilden einer p-Typ-Elementtrenndiffusionsschicht (5) in der Epitaxieschicht (3); Bilden einer p-Typ-Diffusionsschicht (6) in der Epitaxie-schicht (3), die als ein Basisbereich des IIL Transistors dient; Bilden einer Mehrzahl von n-Typ-Diffusionsschichten (9) in der p-Typ-Diffusionsschicht (6), wobei die n-Typ-Diffusions-schichten (9) in einer vorbestimmten Richtung, die parallel zur Oberfläche des Halbleitersubstrates (1) verläuft, ange-ordnet sind und jeweils einen Kollektorbereich des IlL Transi-stors bilden; Bilden einer Mehrzahl von n-Typ-Polysiliziumabdeckun-gen (11) derart, daß jede Polysiliziumabdeckung (11) eine vorbestimmte der n-Typ-Diffusionsschichten (9) bedeckt und mit der n-Typ-Diffusionsschicht (9) elektrisch verbunden ist; Bilden einer Isolierschicht (7) auf der Epitaxieschicht (3); Bilden einer Mehrzahl von Kontaktlöchern (8) derart, daß sich die Kontaktlöcher (8) jeweils bis zu einer der Polysilizi-umabdeckungen (11) erstrecken und die Ausdehnung jedes Kontaktloches (8) in der vorbestimmten Richtung kleiner ist als die des dazu entsprechenden Kollektorbereiches (9); Bilden einer Metallverdrahtung (10) mit einer Mehrzahl von Kontaktbereichen in den Kontaktlöchern (8) derart, daß jeder der Kontaktbereiche mit einer der vorbestimmten n-Typ-Poly-siliziumabdeckungen (11) elektrisch verbunden wird." Die nebengeordneten Patentansprüche 1 und 7 gemäß Hilfsantrag 1 haben fol-genden Wortlaut: - 6 - "1. Halbleitervorrichtung, in der zumindest ein IIL-Transistor gebildet ist, mit: einer auf einem Halbleitersubstrat (1) vorgesehenen Epita-xieschicht (3); einem in der Epitaxieschicht (3) vorgesehenen Basisbe-reich (6); einer Mehrzahl von in dem Basisbereich (6) gebildeten Kol-lektorbereichen (9) eines IIL-Transistors, wobei die Kollektor-bereiche (9) entlang einer vorbestimmten Richtung, die sich parallel zu der Oberfläche des Halbleitersubstrates (1) er-streckt, angeordnet sind; einer Mehrzahl von Polysiliziumabdeckungen (11), wobei je-der der Kollektorbereiche (9) durch eine Polysiliziumab-deckung (11) bedeckt ist; einer auf der Epitaxieschicht (3) gebildeten Isolierschicht (7), die eine Mehrzahl von Kontaktlöchern (8) aufweist, die sich jeweils bis zu einer der Polysiliziumabdeckungen (11) er-strecken; einer Metallverdrahtung (10) mit einer Mehrzahl von Kontakt-bereichen in den Kontaktlöchern (8), wobei jeder der Kon-taktbereiche über eine der Polysiliziumabdeckungen (11) mit einem vorbestimmten Kollektorbereich (9) elektrisch verbun-den ist, und die Ausdehnung von jedem der Kontaktlöcher (8) in der vor-bestimmten Richtung kleiner ist als die des dazu entspre-chenden Kollektorbereiches (9), wobei ein Raum (A1) zwischen Kollektorbereichen (9) entlang der vorbestimmten Richtung so gewählt ist, daß eine Metall-verdrahtung (10) dazwischen angeordnet werden kann. - 7 - 7. Herstellungsverfahren einer Halbleitervorrichtung, in der zumindest ein IIL Transistor gebildet ist, mit den Schritten: Bilden einer n-Typ-Diffusionsschicht (2) in einem Halbleiter-substrat (1); Bilden einer Epitaxieschicht (3) auf dem Halbleitersub-strat (1) mit der n-Typ-Diffusionsschicht (2) durch einen Ab-scheidungsprozeß; Bilden einer p-Typ-Elementtrenndiffusionsschicht (5) in der Epitaxieschicht (3); Bilden einer p-Typ-Diffusionsschicht (6) in der Epitaxie-schicht (3), die als ein Basisbereich des IIL Transistors dient; Bilden einer Mehrzahl von n-Typ-Diffusionsschichten (9) in der p-Typ-Diffusionsschicht (6), wobei die n-Typ-Diffusions-schichten (9) in einer vorbestimmten Richtung, die parallel zur Oberfläche des Halbleitersubstrates (1) verläuft, ange-ordnet sind und jeweils einen Kollektorbereich des IlL Transi-stors bilden; Bilden einer Mehrzahl von n-Typ-Polysiliziumabdeckun-gen (11) derart, daß jede Polysiliziumabdeckung (11) eine vorbestimmte der n-Typ-Diffusionsschichten (9) bedeckt und mit der n-Typ-Diffusionsschicht (9) elektrisch verbunden ist; Bilden einer Isolierschicht (7) auf der Epitaxieschicht (3); Bilden einer Mehrzahl von Kontaktlöchern (8) derart, daß sich die Kontaktlöcher (8) jeweils bis zu einer der Polysilizi-umabdeckungen (11) erstrecken und die Ausdehnung jedes Kontaktloches (8) in der vorbestimmten Richtung kleiner ist als die des dazu entsprechenden Kollektorbereiches (9); Bilden einer Metallverdrahtung (10) mit einer Mehrzahl von Kontaktbereichen in den Kontaktlöchern (8) derart, daß jeder der Kontaktbereiche mit einer der vorbestimmten n-Typ-Poly-siliziumabdeckungen (11) elektrisch verbunden wird; - 8 - wobei ein Raum (A1) zwischen Kollektorbereichen (9) entlang der vorbestimmten Richtung so gewählt wird, daß eine Me-tallverdrahtung dazwischen angeordnet werden kann." Die nebengeordneten Patentansprüche 1, 2, 5 und 6 gemäß Hilfsantrag 2 lauten: "1. Halbleitervorrichtung, in der zumindest ein IIL-Transistor gebildet ist, mit: einer auf einem Halbleitersubstrat (1) vorgesehenen Epita-xieschicht (3); einem in der Epitaxieschicht (3) vorgesehenen Basisbe-reich (6); einer Mehrzahl von in dem Basisbereich (6) gebildeten Kol-lektorbereichen (9) eines IIL-Transistors, wobei die Kollektor-bereiche (9) entlang einer vorbestimmten Richtung, die sich parallel zu der Oberfläche des Halbleitersubstrates (1) er-streckt, angeordnet sind; einer Mehrzahl von Polysiliziumabdeckungen (11), wobei je-der der Kollektorbereiche (9) durch eine Polysiliziumab-deckung (11) bedeckt ist; einer auf der Epitaxieschicht (3) gebildeten Isolierschicht (7), die eine Mehrzahl von Kontaktlöchern (8) aufweist, die sich jeweils bis zu einer der Polysiliziumabdeckungen (11) er-strecken; einer Metallverdrahtung (10) mit einer Mehrzahl von Kontakt-bereichen in den Kontaktlöchern (8), wobei jeder der Kon-taktbereiche über eine der Polysiliziumabdeckungen (11) mit einem vorbestimmten Kollektorbereich (9) elektrisch verbun-den ist, und - 9 - die Ausdehnung von jedem der Kontaktlöcher (8) in der vor-bestimmten Richtung kleiner ist als die des dazu entspre-chenden Kollektorbereiches (9), wobei ein Raum (A1) zwischen Kollektorbereichen (9) entlang der vorbestimmten Richtung so gewählt ist, daß eine Metall-verdrahtung (10) dazwischen angeordnet werden kann, und sich zumindest eine der Polysiliziumabdeckungen (11) au-ßerhalb eines Gates des IIL Transistors erstreckt, so daß der sich erstreckende Bereich der Polysiliziumabdeckung (11) mit einem der Kontaktbereiche der Metallverdrahtung (10) elektrisch verbunden ist. 2. Halbleitervorrichtung, in der zumindest ein IIL-Transistor gebildet ist, mit: einer auf einem Halbleitersubstrat (1) vorgesehenen Epita-xieschicht (3); einem in der Epitaxieschicht (3) vorgesehenen Basisbe-reich (6); einer Mehrzahl von in dem Basisbereich (6) gebildeten Kol-lektorbereichen (9) eines IIL-Transistors, wobei die Kollektor-bereiche (9) entlang einer vorbestimmten Richtung, die sich parallel zu der Oberfläche des Halbleitersubstrates (1) er-streckt, angeordnet sind; einer Mehrzahl von Polysiliziumabdeckungen (11), wobei je-der der Kollektorbereiche (9) durch eine Polysiliziumab-deckung (11) bedeckt ist; einer auf der Epitaxieschicht (3) gebildeten Isolierschicht (7), die eine Mehrzahl von Kontaktlöchern (8) aufweist, die sich jeweils bis zu einer der Polysiliziumabdeckungen (11) er-strecken; - 10 - einer Metallverdrahtung (10) mit einer Mehrzahl von Kontakt-bereichen in den Kontaktlöchern (8), wobei jeder der Kon-taktbereiche über eine der Polysiliziumabdeckungen (11) mit einem vorbestimmten Kollektorbereich (9) elektrisch verbun-den ist, und die Ausdehnung von jedem der Kontaktlöcher (8) in der vor-bestimmten Richtung kleiner ist als die des dazu entspre-chenden Kollektorbereiches (9), wobei ein Raum (A1) zwischen Kollektorbereichen (9) entlang der vorbestimmten Richtung so gewählt ist, daß eine Metall-verdrahtung (10) dazwischen angeordnet werden kann, und mindestens eine der Polysiliziumabdeckungen (11) als eine Logikschaltungsverdrahtung des IIL Transistors verwendet wird. 5. Herstellungsverfahren einer Halbleitervorrichtung, in der zumindest ein IIL Transistor gebildet ist, mit den Schritten: Bilden einer n-Typ-Diffusionsschicht (2) in einem Halbleiter-substrat (1); Bilden einer Epitaxieschicht (3) auf dem Halbleitersub-strat (1) mit der n-Typ-Diffusionsschicht (2) durch einen Ab-scheidungsprozeß; Bilden einer p-Typ-Elementtrenndiffusionsschicht (5) in der Epitaxieschicht (3); Bilden einer p-Typ-Diffusionsschicht (6) in der Epitaxie-schicht (3), die als ein Basisbereich des IIL Transistors dient; Bilden einer Mehrzahl von n-Typ-Diffusionsschichten (9) in der p-Typ-Diffusionsschicht (6), wobei die n-Typ-Diffusions-schichten (9) in einer vorbestimmten Richtung, die parallel zur Oberfläche des Halbleitersubstrates (1) verläuft, ange-- 11 - ordnet sind und jeweils einen Kollektorbereich des IlL Transi-stors bilden; Bilden einer Mehrzahl von n-Typ-Polysiliziumabdeckun-gen (11) derart, daß jede Polysiliziumabdeckung (11) eine vorbestimmte der n-Typ-Diffusionsschichten (9) bedeckt und mit der n-Typ-Diffusionsschicht (9) elektrisch verbunden ist; Bilden einer Isolierschicht (7) auf der Epitaxieschicht (3); Bilden einer Mehrzahl von Kontaktlöchern (8) derart, daß sich die Kontaktlöcher (8) jeweils bis zu einer der Polysilizi-umabdeckungen (11) erstrecken und die Ausdehnung jedes Kontaktloches (8) in der vorbestimmten Richtung kleiner ist als die des dazu entsprechenden Kollektorbereiches (9); Bilden einer Metallverdrahtung (10) mit einer Mehrzahl von Kontaktbereichen in den Kontaktlöchern (8) derart, daß jeder der Kontaktbereiche mit einer der vorbestimmten n-Typ-Poly-siliziumabdeckungen (11) elektrisch verbunden wird; wobei ein Raum (A1) zwischen Kollektorbereichen (9) entlang der vorbestimmten Richtung so gewählt wird, daß eine Me-tallverdrahtung dazwischen angeordnet werden kann, und sich zumindest eine der Polysiliziumabdeckungen (11) au-ßerhalb eines Gates des IIL Transistors erstreckt, so daß der sich erstreckende Bereich der Polysiliziumabdeckung (11) mit einem der Kontaktbereiche der Metallverdrahtung (10) elektrisch verbunden ist. 6. Herstellungsverfahren einer Halbleitervorrichtung, in der zumindest ein IIL Transistor gebildet ist, mit den Schritten: Bilden einer n-Typ-Diffusionsschicht (2) in einem Halbleiter-substrat (1); - 12 - Bilden einer Epitaxieschicht (3) auf dem Halbleitersub-strat (1) mit der n-Typ-Diffusionsschicht (2) durch einen Ab-scheidungsprozeß; Bilden einer p-Typ-Elementtrenndiffusionsschicht (5) in der Epitaxieschicht (3); Bilden einer p-Typ-Diffusionsschicht (6) in der Epitaxie-schicht (3), die als ein Basisbereich des IIL Transistors dient; Bilden einer Mehrzahl von n-Typ-Diffusionsschichten (9) in der p-Typ-Diffusionsschicht (6), wobei die n-Typ-Diffusions-schichten (9) in einer vorbestimmten Richtung, die parallel zur Oberfläche des Halbleitersubstrates (1) verläuft, ange-ordnet sind und jeweils einen Kollektorbereich des IlL Transi-stors bilden; Bilden einer Mehrzahl von n-Typ-Polysiliziumabdeckun-gen (11) derart, daß jede Polysiliziumabdeckung (11) eine vorbestimmte der n-Typ-Diffusionsschichten (9) bedeckt und mit der n-Typ-Diffusionsschicht (9) elektrisch verbunden ist; Bilden einer Isolierschicht (7) auf der Epitaxieschicht (3); Bilden einer Mehrzahl von Kontaktlöchern (8) derart, daß sich die Kontaktlöcher (8) jeweils bis zu einer der Polysilizi-umabdeckungen (11) erstrecken und die Ausdehnung jedes Kontaktloches (8) in der vorbestimmten Richtung kleiner ist als die des dazu entsprechenden Kollektorbereiches (9); Bilden einer Metallverdrahtung (10) mit einer Mehrzahl von Kontaktbereichen in den Kontaktlöchern (8) derart, daß jeder der Kontaktbereiche mit einer der vorbestimmten n-Typ-Poly-siliziumabdeckungen (11) elektrisch verbunden wird; wobei ein Raum (A1) zwischen Kollektorbereichen (9) entlang der vorbestimmten Richtung so gewählt wird, daß eine Me-tallverdrahtung dazwischen angeordnet werden kann, und - 13 - mindestens eine der Polysiliziumabdeckungen (11) als eine Logikschaltungsverdrahtung verwendet wird." Wegen der Unteransprüche 2 bis 6 und 8 gemäß Hauptantrag, der mit diesen übereinstimmenden Unteransprüche 2 bis 6 und 8 gemäß Hilfsantrag 1, der Unter-ansprüche 3, 4 und 7 gemäß Hilfsantrag 2 sowie der weiteren Einzelheiten wird auf den Akteninhalt verwiesen. II. Die zulässige Beschwerde ist nicht begründet, denn die Halbleitervorrichtung und das Herstellungsverfahren einer Halbleitervorrichtung nach den nebengeordneten Patentansprüchen 1 bzw. 7 gemäß Hauptantrag, den nebengeordneten Patentan-sprüchen 1 bzw. 7 gemäß Hilfsantrag 1 sowie den nebengeordneten Patentan-sprüchen 1, 2, 5, bzw. 6 gemäß Hilfsantrag 2 sind nicht patentfähig. 1. Es kann dahingestellt bleiben, ob sämtliche Patentansprüche gemäß Hauptan-trag sowie gemäß den Hilfsanträgen 1 und 2 mit ihren Merkmalen in den ursprüng-lichen Unterlagen als zur Erfindung gehörend offenbart sind, was insbesondere hinsichtlich der Merkmale "durch Sputtern und Ätzen" in den Patentansprüchen 6 und 8 gemäß Hauptantrag bzw. Hilfsantrag 1 und bei den Patentansprüchen 4 und 7 gemäß Hilfsantrag 2 in Frage gestellt werden könnte, nachdem in den ur-sprünglichen Unterlagen nur von einem "Sputterätzen" die Rede ist; denn die Be-schwerde der Anmelderin kann jedenfalls deshalb keinen Erfolg haben, weil die mit den nebengeordneten Patentansprüchen 1 bzw. 7 gemäß Hauptantrag, den nebengeordneten Patentansprüchen 1 bzw. 7 gemäß Hilfsantrag 1 und den ne-bengeordneten Patentansprüchen 1, 2, 5, bzw. 6 gemäß Hilfsantrag 2 bean-spruchten Lehren gegenüber dem Stand der Technik jeweils nicht auf einer erfin-derischen Tätigkeit beruhen (vgl. hierzu BGH GRUR 1991, 120, 121 liSp Abs 3 - "Elastische Bandage"). - 14 - 2. Nach den Angaben in der geltenden Beschreibung (Seite 4, Absatz 2 bis Sei-te 5, Absatz 1) geht die Erfindung von der Problematik aus, daß bei der als be-kannt vorausgesetzten (Seite 1, Absatz 3) Halbleitervorrichtung nach Fig. 7 und dem dazugehörigen Herstellungsverfahren nach den Figuren 8A bis 8D der An-meldungsunterlagen der Zwischenraum (A2, Fig. 8D) zwischen benachbarten Kon-taktbereichen der Metallverdrahtung (10) so eng ist, daß hier die Einfügung einer zusätzlichen Metallverdrahtungsbahn nicht ohne weiteres möglich ist. Um diesen Zwischenraum (A2) zu erweitern, wäre es erforderlich, den Abstand (d2) der Kol-lektorbereiche (9) entsprechend zu vergrößern, was jedoch eine Verringerung des Stromverstärkungsfaktors (βeff) des IIL-Transistors zur Folge hätte. Würde die zu-sätzliche Metallverdrahtungsbahn aber in einer anderen Verdrahtungsebene ange-ordnet (Zweischichtstruktur), so würde dies mehr Herstellungsverfahrensschritte erfordern. Dem Anmeldungsgegenstand liegt als technisches Problem daher die Aufgabe zu-grunde, eine Halbleitereinrichtung mit einem IIL-Transistor (oder IIL-Transistoren) mit einem großen Stromverstärkungsfaktor βeff des IIL-Transistors und mit einer einfachen und kompakten Verdrahtungsstruktur und ein Herstellungsverfahren für eine solche Halbleitervorrichtung zur Verfügung zu stellen (geltende Beschrei-bung, Seite 5, Absatz 4). Diese Aufgabe soll gemäß den nebengeordneten Patentansprüchen 1 bzw. 7 ge-mäß Hauptantrag letztlich dadurch gelöst werden, daß jeder der Kollektorberei-che (9) durch eine Polysiliziumabdeckung (11) bedeckt ist bzw. wird, wobei jeder der Kontaktbereiche der Metallverdrahtung (10) über eine der Polysiliziumab-deckungen (11) mit einem vorbestimmten Kollektorbereich (9) elektrisch verbun-den ist bzw. wird. Dann kann nämlich - entsprechend der weitergehenden Lehre der Patentansprüche 1 bzw. 7 gemäß Hauptantrag - die Ausdehnung jedes der Kontaktlöcher (8) in der vorbestimmten Richtung kleiner als diejenige des dazu-gehörigen Kollektorbereichs (9) eingestellt werden und damit - entsprechend dem zusätzlichen letzten Merkmal der Patentansprüche 1 bzw. 7 gemäß Hilfsantrag 1 - - 15 - der Raum (A1, geltende Fig. 1A) zwischen Kollektorbereichen (9) in der vorbe-stimmten Richtung so gewählt werden, daß - ohne Vergrößerung des Abstandes zwischen den Kollektorbereichen (9) - eine zusätzliche Metallverdrahtung (10, gel-tende Fig. 1 B) dazwischen angeordnet werden kann (vgl. hierzu die geltende Be-schreibung, Seite 7, letzter Absatz bis Seite 8, Absatz 1 bzw. Seite 9, letzter Ab-satz bis Seite 10, Absatz 1 iVm Seite 12, drittletzter Absatz bis Seite 13, Absatz 1 zu den Figuren 1A und 1B und Seite 16, Absatz 2 bis Seite 17, Absatz 1 zu den Figuren 5A bis 5D). Das zusätzliche letzte Merkmal der nebengeordneten Patentansprüche 1 bzw. 5 gemäß Hilfsantrag 2, wonach sich zumindest eine der Polysiliziumabdeckun-gen (11) außerhalb eines Gates des IIL-Transistors erstreckt, so daß der sich er-streckende Bereich der Polysiliziumabdeckung (11) mit einem der Kontaktbereiche der Metallverdrahtung (10) elektrisch verbunden ist, ermöglicht ebenfalls eine Ver-größerung des Abstandes zwischen den Kontaktbereichen benachbarter Kollektor-bereiche (9) zwecks Einfügung einer zusätzlichen Metallverdrahtungsbahn (10) (Seite 13, Abschnitt "2. Ausführungsform" zur Fig. 2). Mit dem zusätzlichen letzten Merkmal der nebengeordneten Patentansprüche 2 bzw. 6 gemäß Hilfsantrag 2, wonach mindestens eine der Polysiliziumabdeckun-gen (11) als eine Logikschaltungsverdrahtung des IIL-Transistors verwendet wird, wird die Anzahl der erforderlichen Metallverdrahtungsbahnen (10) reduziert und damit die Notwendigkeit für das Vorsehen einer zweiten Metallverdrahtungsebene verringert (Seite 13, letzter Absatz bis Seite 14, Absatz 2 zur Fig. 3). 3. Die Halbleitervorrichtung und das Herstellungsverfahren einer Halbleitervorrich-tung nach den nebengeordneten Patentansprüchen 1 bzw. 7 gemäß Hauptantrag, den nebengeordneten Patentansprüchen 1 bzw. 7 gemäß Hilfsantrag 1 sowie den nebengeordneten Patentansprüchen 1, 2, 5, bzw. 6 gemäß Hilfsantrag 2 sind zwar gegenüber dem nachgewiesenen Stand der Technik jeweils neu und auch ge-werblich anwendbar; sie beruhen jedoch im Hinblick auf den eingangs genannten - 16 - Stand der Technik nach der US-Patentschrift 4 694 321 und der Literaturstelle "IBM Technical Disclosure Bulletin" nicht auf einer erfinderischen Tätigkeit des zu-ständigen Durchschnittsfachmanns, der hier als ein mit der Entwicklung und Be-reitstellung von Halbleitervorrichtungen mit zumindest einem IIL-Transistor ein-schließlich dazugehöriger Herstellungsverfahren befaßter, berufserfahrener Physi-ker oder Ingenieur der Halbleitertechnik mit Universitätsausbildung zu definieren ist. a) Patentanspruch 1 gemäß Hauptantrag Die US-Patentschrift 4 694 321 betrifft eine Halbleitervorrichtung, die gemäß Fig. 2 nebst der dazugehörigen Beschreibung folgende Merkmale des Patentan-spruchs 1 gemäß Hauptantrag aufweist: - zumindest einen IIL-Transistor (200) - eine auf einem Halbleitersubstrat (1) vorgesehene Epitaxieschicht (11) - einen in der Epitaxieschicht (11) vorgesehenen Basisbereich (2011) - eine Mehrzahl von in dem Basisbereich (2011) gebildeten Kollektorbe-reichen (301) des IIL-Transistors (200), wobei die Kollektorberei-che (301) entlang einer vorbestimmten Richtung angeordnet sind, die sich parallel zur der Oberfläche des Halbleitersubstrats (1) erstreckt, - eine auf der Epitaxieschicht (11) gebildete Isolierschicht (4), die eine Mehrzahl von Kontaktlöchern aufweist, - eine Metallverdrahtung mit einer Mehrzahl von Kontaktbereichen (9) in den Kontaktlöchern, wobei jeder der Kontaktbereiche (9) mit einem vor-bestimmten Kollektorbereich (301) elektrisch verbunden ist und die Aus-- 17 - dehnung von jedem der Kontaktlöcher in der vorbestimmten Richtung kleiner als diejenige des entsprechenden Kollektorbereiches (301) ist. Der Gegenstand des Patentanspruchs 1 gemäß Hauptantrag unterscheidet sich von dieser bekannten Halbleitervorrichtung somit lediglich noch dadurch, daß bei ihm zusätzlich: - eine Mehrzahl von Polysiliziumabdeckungen vorgesehen ist, wobei jeder der Kollektorbereiche durch eine Polysiliziumabdeckung bedeckt ist, - die Kontaktlöcher der Isolierschicht sich jeweils bis zu einer der Polysili-ziumabdeckungen erstrecken und - jeder der Kontaktbereiche über eine der Polysiliziumabdeckungen mit dem vorbestimmten Kollektorbereich elektrisch verbunden ist. Dieser Unterschied erweist sich nach dem Ergebnis der mündlichen Verhandlung jedoch als nicht patentbegründend. Gemäß der ebenfalls eine Halbleitervorrichtung mit zumindest einem IIL-Transistor betreffenden Literaturstelle "IBM Technical Disclosure Bulletin" ist nämlich zur Ver-meidung einer zweiten Metallisierungsebene und daraus resultierender Topologie- und Verfahrensprobleme (Seite 3942, unten bis Seite 3943, Absatz 1) auch bereits vorgeschlagen: - eine Mehrzahl von Polysiliziumabdeckungen (Poly) vorzusehen, wobei jeder der Kollektorbereiche (C1, C2) des IIL-Transistors jeweils durch eine Polysiliziumabdeckung (Poly) zu bedecken ist, - die in einer Isolierschicht (CVD Oxide) gebildeten Kontaktlöcher sich je-weils bis zu einer der Polysiliziumabdeckungen (Poly) - d.h. bis zu einer - 18 - auf deren Oberfläche vorgesehenen Silizidschicht (vgl. hierzu auch den Patentanspruch 6 gemäß Hauptantrag) - erstrecken zu lassen - und jeden der Kontaktbereiche einer Metallverdrahtung (Al) über eine der Polysiliziumabdeckungen (Poly) mit einem vorbestimmten Kollektor-bereich (C1 bzw. C2) elektrisch zu verbinden (vgl. die Figuren 2 bis 4 nebst der dazugehörigen Beschreibung). Die Ausdehnung der Kontaktlöcher in der vorbestimmten Richtung parallel zur Oberfläche des Halbleitersubstrats ist hier daher auch bereits kleiner als diejenige des dazugehörigen Kollektorbereichs (Fig. 4E, rechts). Es erfordert keine erfinderische Tätigkeit, wenn der Fachmann diese Merkmale der Halbleitervorrichtung nach der Literaturstelle "IBM Technical Disclosure Bulle-tin" zu ihrem bekannten Zweck (Vermeidung einer zweiten Metallisierungsebene) entsprechend auch bei der Halbleitervorrichtung nach der US-Patentschrift 4 694 321 anwendet, womit er bereits ohne erfinderisches Zutun zum Gegenstand des Patentanspruchs 1 gemäß Hauptantrag gelangt, zumal die Polysiliziumabdec-kungen (Poly) gemäß der Literaturstelle "IBM Technical Disclosure Bulletin" zu-sätzlich als Dotierstoffquellen für die Dotierung der Kollektorbereiche (C1, C2) die-nen, d.h. eine Vielzahl weiterer Vorteile mit sich bringen (vgl. den Text auf Sei-te 3945). Der von der Anmelderin (Beschwerdebegründung vom 8. Juni 1999, Seite 5, Ab-satz 2 bis Seite 6, letzter Absatz) vertretenen Auffassung, gemäß dem Patentan-spruch 1 nach Hauptantrag bildeten die Polysiliziumabdeckungen keine zweite Verdrahtungsebene, vielmehr seien sie - im Unterschied zur Halbleitervorrichtung nach den Figuren 2 bis 4 der Literaturstelle "IBM Technical Disclosure Bulletin" - auf die Kollektorbereiche reduziert - wobei pro Kollektorbereich jeweils eine Silizi-umabdeckung vorgesehen sei -, kann nicht beigetreten werden. Der Patentan-spruch 1 gemäß Hauptantrag umfaßt dem Wortlaut nach nämlich auch die Ausfüh-- 19 - rungsarten gemäß den Patentansprüchen 3 bzw. 5 nach Hauptantrag, gemäß de-nen die Polysiliziumabdeckungen (11) insofern nicht auf die Kollektorbereiche (9) reduziert sind, als sie sich von einem Kollektorbereich (9) bis zu einem hierzu seit-lich verschobenen Kontaktloch (8) erstrecken (Anspruch 3 iVm Fig. 2 nebst der dazugehörigen Beschreibung) bzw. Kollektorbereiche (9) benachbarter IIL-Transi-storen miteinander verbinden können (Anspruch 5 iVm Fig. 3 nebst der dazugehö-rigen Beschreibung). Auch ist bei der Halbleitervorrichtung nach der Literaturstelle "IBM Technical Disclosure Bulletin" jedem Kollektorbereich (C1 bzw. C2) eines IIL-Transistors jeweils eine andere Polysiliziumabdeckung (Poly) zugeordnet (vgl. den in Fig. 2 in der Draufsicht und in Fig. 4E im Querschnitt dargestellten IIL-Transi-stor). Die Halbleitervorrichtung mit zumindest einem IIL-Transistor nach dem Patentan-spruch 1 gemäß Hauptantrag ist daher mangels erfinderischer Tätigkeit nicht pa-tentfähig. b) Patentanspruch 7 gemäß Hauptantrag Aus dem Aufbau der Halbleitervorrichtung mit zumindest einem IIL-Transistor ge-mäß Fig. 2 der US-Patentschrift 4 694 321 ergibt sich für den Fachmann implizit ein Herstellungsverfahren mit folgenden Verfahrensschritten: - Bilden einer n-Typ-Diffusionsschicht (22) in einem Halbleitersubstrat (1) - Bilden einer Epitaxieschicht (11) auf dem Halbleitersubstrat (1) mit der n-Typ-Diffusionsschicht (22) durch einen Abscheidungsprozeß - Bilden einer p-Typ-Elementtrenndiffusionsschicht (3) in der Epitaxie- schicht (11) - 20 - - Bilden einer p-Typ-Diffusionsschicht (2011) in der Epitaxieschicht (11), die als Basisbereich des IIL-Transistors dient - Bilden einer Mehrzahl von n-Typ-Diffusionsschichten (301) in der p-Typ-Diffusionsschicht (2011), wobei die n-Typ-Diffusionsschichten (301) in einer vorbestimmten Richtung, die parallel zur Oberfläche des Halblei-tersubstrats (1) verläuft, angeordnet sind und jeweils einen Kollektorbe-reich des IIL-Transistors bilden - Bilden einer Isolierschicht (4) auf der Epitaxieschicht (11) - Bilden einer Mehrzahl von Kontaktlöchern, wobei die Ausdehnung jedes Kontaktloches in der vorbestimmten Richtung kleiner als diejenige des dazu entsprechenden Kollektorbereichs (301) ist, und - Bilden einer Metallverdrahtung mit einer Mehrzahl von Kontaktberei-chen (9) in den Kontaktlöchern. Der Gegenstand des Patentanspruchs 7 gemäß Hauptantrag unterscheidet sich von diesem aus der US-Patentschrift 4 694 321 herleitbaren Verfahren somit noch durch die zusätzlichen Verfahrensschritte: - Bilden einer Mehrzahl von n-Typ-Polysiliziumabdeckungen, wobei - jede n-Typ-Polysiliziumabdeckung eine vorbestimmte der n-Typ-Diffu-sionsschichten bedeckt und mit dieser elektrisch verbunden ist, - die Kontaktlöcher der Isolierschicht so gebildet werden, daß sie sich bis zu einer der Polysiliziumabdeckungen erstrecken, und - 21 - - jeder der Kontaktbereiche der Metallverdrahtung in den Kontaktlöchern mit einer der n-Typ-Polysiliziumabdeckungen elektrisch verbunden wird. Die sinngemäße Anwendung dieser zusätzlichen Verfahrensschritte bei dem aus der US-Patentschrift 4 694 321 herleitbaren Verfahren ist dem Fachmann jedoch - wie sich aus den vorstehenden Ausführungen zum Patentanspruch 1 gemäß Hauptantrag ergibt - durch die Literaturstelle "IBM Technical Disclosure Bulletin" nahegelegt. Das Herstellungsverfahren einer Halbleitervorrichtung mit zumindest einem IIL-Transistor nach dem Patentanspruch 7 gemäß Hauptantrag ist demnach ebenfalls mangels erfinderischer Tätigkeit nicht patentfähig. c) Patentansprüche 1 und 7 gemäß Hilfsantrag 1 Soweit die Patentansprüche 1 bzw. 7 gemäß Hilfsantrag 1 inhaltlich mit den Pa-tentansprüchen 1 bzw. 7 gemäß Hauptantrag übereinstimmen, wird zur Vermei-dung von Wiederholungen auf die vorstehenden Ausführungen zu Patentansprü-chen 1 bzw. 7 gemäß Hauptantrag verwiesen. Die Patentansprüche 1 bzw. 7 gemäß Hilfsantrag 1 unterscheiden sich von den Patentansprüchen 1 bzw. 7 gemäß Hauptantrag jeweils nur durch das zusätzliche letzte Merkmal, wonach ein Raum (A1) zwischen Kollektorbereichen (9) entlang der vorbestimmten Richtung so gewählt ist bzw. wird, daß eine Metallverdrah-tung (10) dazwischen angeordnet werden kann. Die Realisierung dieses Merkmals wird aber - wie im vorstehenden Abschnitt II.2. dargelegt - letztlich dadurch ermög-licht, daß die Ausdehnung jedes der Kontaktlöcher (8) in der vorbestimmten Rich-tung kleiner als diejenige des dazu entsprechenden Kollektorbereiches (9) ist, wo-für wiederum die Polysiliziumabdeckungen (11) ursächlich sind. - 22 - Gemäß der Literaturstelle "IBM Technical Disclosure Bulletin" ist die Ausdehnung der Kontaktlöcher in der vorbestimmten Richtung parallel zur Oberfläche des Halb-leitersubstrats aber auch bereits kleiner als diejenige des dazugehörigen Kollektor-bereichs (vgl. die Fig. 4E, rechts). Dem durch diese Entgegenhaltung (Seite 3942, unten bis Seite 3943, Absatz 1) zur Vermeidung einer zweiten Metallverdrahtungs-ebene angehaltenen Fachmann bietet es sich daher an, den größeren Freiraum zwischen benachbarten Kontaktlöchern zum Einfügen einer zusätzlichen Metall-verdrahtungsbahn zu nutzen, zumal die Patentansprüche 1 bzw. 7 gemäß Hilfsan-trag 1 die Breite der Metallverdrahtungsbahnen völlig offenlassen - d.h. auch die kleinste realisierbare Breite zulassen - und außerdem die Breite von Metallver-drahtungsbahnen in dem langen Zeitraum zwischen der Veröffentlichung der Lite-raturstelle "IBM Technical Disclosure Bulletin" (März 1977) und dem Prioritätstag der vorliegenden Anmeldung (7. Februar 1995) durch Verbesserungen des Auflö-sungsvermögens der Lithographieprozesse erheblich verringert worden ist. Die Halbleitervorrichtung nach dem Patentanspruch 1 und das Herstellungsverfah-ren einer Halbleitervorrichtung nach dem Patentanspruch 7 gemäß Hilfsantrag 1 sind mithin ebenfalls wegen fehlender erfinderischer Tätigkeit nicht patentfähig. d) Patentansprüche 1 und 5 gemäß Hilfsantrag 2 Zu den Patentansprüchen 1 bzw. 5 gemäß Hilfsantrag 2 wird, soweit sie inhaltlich mit den Patentansprüchen 1 bzw. 7 gemäß Hilfsantrag 1 übereinstimmen, auf die vorstehenden Ausführungen zu den Patentansprüchen 1 bzw. 7 gemäß Hilfsan-trag 1 verwiesen. Die Patentansprüche 1 bzw. 5 gemäß Hilfsantrag 2 zeichnen sich gegenüber den Patentansprüchen 1 bzw. 7 gemäß Hilfsantrag 1 jeweils durch das zusätzliche letzte Merkmal aus, wonach sich zumindest eine der Polysiliziumabdeckun-gen (11) außerhalb eines Gates des IIL Transistors erstreckt, so daß der sich er-- 23 - streckende Bereich der Polysiliziumabdeckung (11) mit einem der Kontaktbereiche der Metallverdrahtung (10) elektrisch verbunden ist. Durch die auf die Vermeidung einer zweiten Metallverdrahtungsebene abzielende Literaturstelle "IBM Technical Disclosure Bulletin" erhält der Fachmann aber auch bereits die Anregung, zumindest eine der Polysiliziumabdeckungen (Poly) sich bis außerhalb des dazugehörigen Kollektorbereichs (C1) oder gar bis außerhalb des dazugehörigen IIL-Transistors erstrecken zu lassen und sie dort mit einem der Kontaktbereiche (Al to Poly Contacts) der Metallverdrahtung (Al) elektrisch zu ver-binden (vgl. in Fig. 2 die linke vertikale Polysiliziumabdeckung (Poly) mit den darin angeordneten drei Kollektorbereichen (C1) dreier parallel zueinander ausgebildeter IIL-Transistoren und den unterhalb des untersten dieser Kollektorbereiche (C1) an-geordneten dazugehörigen Kontaktbereich (Al to Poly Contacts) der Metallver-drahtung (Al)). Die Halbleitervorrichtung nach dem Patentanspruch 1 und das Herstellungsverfah-ren einer Halbleitervorrichtung nach dem Patentanspruch 5 gemäß Hilfsantrag 2 sind daher ebenfalls mangels erfinderischer Tätigkeit nicht patentfähig. e) Patentansprüche 2 und 6 gemäß Hilfsantrag 2 Zu den Patentansprüchen 2 bzw. 6 gemäß Hilfsantrag 2 wird, soweit sie inhaltlich mit den Patentansprüchen 1 bzw. 7 gemäß Hilfsantrag 1 übereinstimmen, auf die vorstehenden Ausführungen zu den Patentansprüchen 1 bzw. 7 gemäß Hilfsan-trag 1 verwiesen. Die Patentansprüche 2 bzw. 6 gemäß Hilfsantrag 2 unterscheiden sich von den Patentansprüchen 1 bzw. 7 gemäß Hilfsantrag 1 jeweils nur durch das zusätzliche letzte Merkmal, wonach mindestens eine der Polysiliziumabdeckungen (11) als eine Logikschaltungsverdrahtung des IIL-Transistors verwendet wird. - 24 - Die Literaturstelle "IBM Technical Disclosure Bulletin" schlägt zwecks Vermeidung einer zweiten Metallverdrahtungsebene durch Verringerung der Anzahl von Metall-verdrahtungsbahnen (Al) aber auch bereits eine Verlängerung der Polysiliziumab-deckungen bis zu den Kollektorbereichen (C1, C2 bzw. C3) benachbarter IIL-Tran-sistoren - d.h. eine aus Polysiliziumabdeckungen bestehende Logikschaltungsver-drahtung für die IIL-Transistoren im Sinne der Patentansprüche 2 bzw. 6 gemäß Hilfsantrag 2 - vor (vgl. Seite 3944, letzter Absatz zur Fig. 2). Die Halbleitervorrichtung nach dem Patentanspruch 2 und das Herstellungsverfah-ren einer Halbleitervorrichtung nach dem Patentanspruch 6 gemäß Hilfsantrag 2 sind demnach ebenfalls mangels einer erfinderischen Tätigkeit nicht patentfähig. 4. Mit den nebengeordneten Patentansprüchen 1 und 7 gemäß Hauptantrag bzw. Hilfsantrag 1 sowie den nebengeordneten Patentansprüchen 1, 2, 5 und 6 gemäß Hilfsantrag 2 fallen auch die darauf zurückbezogenen Unteransprüche 2 bis 6 und 8 gemäß Hauptantrag, die Unteransprüche 2 bis 6 und 8 gemäß Hilfsantrag 1 sowie die Unteransprüche 3, 4 und 7 gemäß Hilfsantrag 2. Einen selbständigen erfinderischen Gehalt dieser Unteransprüche hat die Anmelderin im übrigen auch nicht geltend gemacht (vgl. hierzu BGH GRUR 1997, 120 amtlicher Leitsatz - "Elektrisches Speicherheizgerät"). Dr. Beyer Dr. Gottschalk Tronser Lokys Ko
Full & Egal Universal Law Academy