23 W (pat) 58/06  - 23. Senat (Techn.Beschw.)

BPatG 15408.05BUNDESPATENTGERICHT23 W (pat) 58/06_______________(Aktenzeichen)Verkündet am16. Dezember 2010…B E S C H L U S SIn der Beschwerdesache…betreffend die Patentanmeldung 102 02 479.0-33hat der 23. Senat (Technischer Beschwerdesenat) des Bundespatentgerichts auf die mündliche Verhandlung vom 16. Dezember 2010 unter Mitwirkung des Vor-sitzenden Richters Dr. Strößner, der Richterin Dr. Hock sowie der Richter Brandt und Dr. Friedrich- 2 -beschlossen:Die Beschwerde wird zurückgewiesen.G r ü n d eI .Die vorliegende Patentanmeldung ist am 23. Januar 2002 mit der Bezeichnung „Integrierte Schaltungsanordnung mit einer Struktur zur Verringerung eines Mino-ritätsladungsträgerstromes“ beim Deutschen Patent- und Markenamt eingereicht worden.Die Prüfungsstelle für Klasse H 01 L des Deutschen Patent- und Markenamts hat im Lauf des Prüfungsverfahrens u. a. auf die beiden Druckschriften D9 S. Gupta, J.C. Beckmann, S.L. Kosier: Improved Latch-Up Immunity in Junction-Isolated Smart Power ICs with Un-biased Guard Ring. In: IEEE Electron Device Letters, Vol. 22, Nr. 12, Dezember 2001, S. 600 - 602undD11 EP 0 292 972 B1hingewiesen und dargelegt, dass die integrierte Schaltungsanordnung nach dem geltenden Anspruch 1 im Hinblick auf diesen Stand der Technik nicht auf einer erfinderischen Tätigkeit des Fachmanns beruhe. Mit dieser Begründung hat die Prüfungsstelle die Anmeldung mit Beschluss vom 11. September 2006 zurückge-wiesen.- 3 -Gegen den am 05. Oktober 2006 zugestellten Beschluss wendet sich die Be-schwerde der Anmelderin vom 18. Oktober 2006, eingegangen am 19. Okto-ber 2006.In der mündlichen Verhandlung vom 16. Dezember 2010 stellt die Anmelderin den Antrag,den Beschluss der Prüfungsstelle für Klasse H 01 L vom 11. September 2006 aufzuheben und das Patent mit folgenden Unterlagen zu erteilen:Patentanspruch 1, eingereicht mit Schriftsatz vom 24. Au-gust 2006,Patentansprüche 2 bis 8, eingereicht in der mündlichen Verhand-lung vom 16. Dezember 2010,ursprüngliche Beschreibungsseiten 1 sowie 3 bis 10,Beschreibungsseiten 2, 2a und 2b, eingereicht in der mündlichen Verhandlung vom 16. Dezember 2010,Zeichnung, Figuren 1 und 2, eingereicht mit Schriftsatz vom 23. Mai 2002.Der geltende Patentanspruch 1 lautet:„Integrierte Schaltungsanordnung, die folgende Merkmale auf-weist:- einen Halbleiterkörper (100) mit einer ersten Halbleiterzo-ne (12) eines ersten Leitungstyps (n) im Bereich einer Rück-seite (102) und einer sich an die erste Halbleiterzone an-schließenden zweiten Halbleiterzone (14) des ersten Leitungs-typs (n), die schwächer als die erste Halbleiterzone dotiert ist, im Bereich der Vorderseite (104),- 4 -- einen ersten Bauelementbereich (I) in dem Halbleiterkörper, der wenigstens eine Halbleiterzone (20) eines zweiten Leitungstyps (p) aufweist, wobei diese Halbleiterzone (20) und die erste und die zweite Halbleiterzonen (12, 14) Teil eines vertikalen Leistungshalbleiterbauelements sind,- einen zweiten Bauelementbereich (II) in dem Halbleiterkörper, der wenigstens eine Halbleiterzone (70) des zweiten Leitungs-typs aufweist,- eine Konvertierungsstruktur (60), die eine Halbleiterzone (62) des zweiten Leitungstyps (p) und eine Halbleiterzone (66) des ersten Leitungstyps (n) aufweist, die jeweils beabstandet zu der ersten Halbleiterzone (12) zwischen dem ersten und dem zweiten Bauelementbereich (I, II) in der zweiten Halbleiterzo-ne (14) des Halbleiterkörpers (100) angeordnet sind und die kurzgeschlossen sind, so dass von der Halbleiterzone (62) des zweiten Leitungstyps aus der zweiten Halbleiterzone (14) des Halbleiterkörpers (100) aufgenommene Minoritätsla-dungsträger zu einem Stromfluss zu der Halbleiterzone (66) des ersten Leitungstyps und zu einer Injektion von Majoritäts-ladungsträgern aus dieser Halbleiterzone (66) des ersten Lei-tungstyps in die zweite Halbleiterzone (14) des Halbleiterkör-pers (100) führen.“Hinsichtlich der Unteransprüche 2 bis 8 sowie hinsichtlich der weiteren Einzelhei-ten wird auf den Akteninhalt verwiesen.- 5 -II.Die zulässige Beschwerde erweist sich als nicht begründet, denn die integrierte Schaltungsanordnung nach dem geltenden Patentanspruch 1 beruht nicht auf ei-ner erfinderischen Tätigkeit des zuständigen Fachmanns.Bei dieser Sachlage kann die Zulässigkeit der geltenden Patentansprüche sowie die Erörterung der Neuheit der Schaltungsanordnung nach Anspruch 1 dahinge-stellt bleiben, vgl. BGH GRUR 1991, 120, 121, II.1 - „Elastische Bandage“.Als Fachmann ist hier ein in der Halbleiterindustrie tätiger berufserfahrener Diplom-Physiker oder Diplom-Ingenieur der Elektrotechnik, jeweils mit Hochschul-abschluss, zu definieren, der mit der Entwicklung von Schutzschaltungen für Schaltungsanordnungen betraut ist, bei denen Leistungsbauelemente und die zugehörige Ansteuerelektronik nebeneinander auf einem Chip integriert sind.1. Die Anmeldung betrifft eine integrierte Schaltungsanordnung mit einer Struktur zur Verringerung des Minoritäts-Ladungsträgerstroms. Unter einer integrierten Schaltungsanordnung wird gemäß den geltenden Beschreibungsunterlagen eine Anordnung verstanden, bei der ein vertikales Leistungsbauelement und eine in MOS-Technik ausgebildete Steuer- oder Verarbeitungsschaltung benachbart zu-einander in einem Halbleitersubstrat integriert sind.Derartige integrierte Schaltungsanordnungen werden vielfach zum Steuern von Elektromotoren verwendet. Die hohen Induktionsspannungen, die bei diesen An-wendungen beim Schalten der induktiven Last auftreten, können den benachbart zur MOS-Ansteuerelektronik angeordneten pn-Übergang des Leistungsbauele-ments von Sperr- in Fluss-Richtung umpolen, so dass Minoritätsladungsträger in das Halbleitersubstrat injiziert werden, die den Substratbereich zwischen dem er-wähnten pn-Übergang und der benachbarten MOS-Schaltung überfluten. Der pn-Übergang des Leistungsbauelements, der genannte Substratbereich und ein in - 6 -diesem Substratbereich benachbart zum Leistungsbauelement angeordneter pn-Übergang der MOS-Steuerschaltung bilden eine laterale parasitäre Bauelemente-struktur in Form eines Bipolartransistors. Durch die in den genannten Substratbe-reich, d. h. die Basis des parasitären Transistors injizierten Minoritätsladungsträ-ger wird der parasitäre Transistor so angesteuert, dass ein hoher Strom zur be-nachbarten MOS-Ansteuerelektronik fließt, womit deren Funktionstüchtigkeit nicht mehr gewährleistet ist.Somit müssen bei derartigen Schaltungsanordnungen Maßnahmen getroffen wer-den, die ein laterales Ausbreiten der Minoritätsladungsträger im Substrat und die hierdurch verursachten oben beschriebenen, mit dem Begriff „Latch up“ bezeich-neten Effekte verhindern. Aus dem Stand der Technik ist es bekannt, hierzu Schutzringstrukturen rund um denjenigen Bauelementbereich anzuordnen, der potentiell Minoritätsladungsträger injiziert. Diese Schutzringstrukturen werden von geeignet dotierten Gebieten ge-bildet, die die Minoritätsladungsträger aufnehmen und an einen Massenkontakt abführen, vgl. in den geltenden Beschreibungsunterlagen S. 1, vorle. Abs. bis S. 2b, 1. Abs.Der Anmeldung liegt als technisches Problem die Aufgabe zugrunde, eine in-tegrierte Schaltungsanordnung mit einer Struktur zur Verminderung einer Aus-breitung von Minoritätsladungsträgern zur Verfügung zu stellen, vgl. in der gelten-den Beschreibung S. 2b, 2. Abs.Diese Aufgabe wird gemäß der Lehre des geltenden Anspruchs 1 durch eine in-tegrierte Schaltungsanordnung gelöst, bei der in einem Halbleiterkörper mit einer ersten Halbleiterzone eines ersten Leitungstyps im Bereich einer Rückseite und mit einer sich im Bereich der Vorderseite an die erste Halbleiterzone anschließen-den zweiten Halbleiterzone des ersten Leitungstyps, die schwächer als die erste Halbleiterzone dotiert ist, ein erster Bauelementbereich, der wenigstens eine - 7 -Halbleiterzone eines zweiten Leitungstyps aufweist, die zusammen mit der ersten und zweiten Halbleiterzone Teil eines vertikalen Leistungshalbleiterbauelements ist, und ein zweiter Bauelementbereich, der wenigstens eine Halbleiterzone des zweiten Leitungstyps aufweist, ausgebildet sind. Ferner weist die Schaltungsan-ordnung eine Konvertierungsstruktur auf, die eine Halbleiterzone des zweiten Lei-tungstyps und eine Halbleiterzone des ersten Leitungstyps aufweist, die jeweils beabstandet zu der ersten Halbleiterzone zwischen dem ersten und dem zweiten Bauelementbereich in der zweiten Halbleiterzone des Halbleiterkörpers angeord-net und kurzgeschlossen sind, so dass von der Halbleiterzone des zweiten Lei-tungstyps aus der zweiten Halbleiterzone des Halbleiterkörpers aufgenommene Minoritätsladungsträger zu einem Stromfluss zu der Halbleiterzone des ersten Leitungstyps und zu einer Injektion von Majoritätsladungsträgern aus dieser Halb-leiterzone des ersten Leitungstyps in die zweite Halbleiterzone des Halbleiterkör-pers führen.Für die anmeldungsgemäße Anordnung ist somit wesentlich, dass in dem Halb-leiterkörper ein erster Bauelementbereich eine Halbleiterzone eines zweiten Lei-tungstyps aufweist, die zusammen mit einer ersten schwächer dotierten vordersei-tigen und einer stärker dotierten rückseitigen zweiten Halbleiterzone jeweils eines ersten Leitungstyps Teil eines vertikalen Leistungshalbleiter-Bauelements ist, und dass außerdem in dem Halbleiterkörper ein zweiter Bauelementbereich eine Halbleiterzone des zweiten Leitungstyps aufweist. Zwischen diesen beiden Bau-elementbereichen ist beabstandet zu der ersten Halbleiterzone in der zweiten Halbleiterzone des Halbleiterkörpers eine Konvertierungsstruktur aus zwei kurzge-schlossenen Halbleiterzonen mit zueinander entgegengesetztem Leitungstyp an-geordnet, so dass die von der Halbleiterzone des zweiten Leitungstyps dieser Struktur aus der zweiten Halbleiterzone des Halbleiterkörpers aufgenommenen Minoritätsladungsträger zu einem Stromfluss zu der anderen Halbleiterzone des entgegengesetzten Leitungstyps dieser Struktur und zu einer Injektion von Majo-ritätsträgern aus dieser Zone in die zweite Halbleiterzone des Halbleiterkörpers führen. Die Struktur aus den beiden Halbleiterzonen wandelt somit einen stören-- 8 -den Minoritätsladungs-trägerstrom in einen unschädlichen Majoritätsladungsträ-gerstrom um und führt diesen dem entsprechenden Bereich des Halbleiterkörpers zu.2. Die integrierte Schaltungsanordnung gemäß der Lehre des geltenden An-spruchs 1 beruht nicht auf einer erfinderischen Tätigkeit des zuständigen Fach-manns.Die Druckschrift D11 offenbart eine integrierte Schaltungsanordnung (The present invention relates to a semiconductor device […] in which a power vertical MOSFET (referred to hereinafter as VDMOS) and another circuit component such as CMOS are formed in a single semiconductor chip / Sp. 1, Zeilen 16 bis 20), die in Übereinstim-mung mit der Lehre des geltenden Anspruchs 1 folgende Merkmale aufweist:- einen Halbleiterkörper mit einer ersten Halbleiterzone (1) eines ersten Leitungstyps (n+) im Bereich einer Rückseite und einer sich an die erste Halb-leiterzone (1) anschließenden zweiten Halbleiterzone (2) des ersten Leitungs-typs (n-), die schwächer als die erste Halbleiterzone dotiert ist, im Bereich der Vorderseite (These circuit components are formed on and within a single se-miconductor substrate, which consists of a highly doped n + bottom layer 1 inclu-ding a bottom surface of the substrate, and a lightly doped n - top layer 2 formed on the bottom layer 1 by epitaxial growth or other techniques. The top layer 2 extends from the bottom layer 1 to a top surface of the substrate / Fig. 6 i. V. m. Sp. 1, Zeilen 32 bis 39),- einen ersten Bauelementbereich (10) in dem Halbleiterkörper, der wenigstens eine Halbleiterzone (3) eines zweiten Leitungstyps (p) aufweist, wobei diese Halbleiterzone und die erste und zweite Halbleiterzone (1, 2) Teile eines ver-tikalen Leistungshalbleiterbauelements sind (The VDMOS 10 has a p channel re-gion 3 extending into the n - top layer 2 from the top surface, and an n + source re-gion 4 extending into the p channel region 3 from the top surface. In this VDMOS 10, - 9 -the n - top layer 2 serves substantially as a drain region. A gate electrode 6 insulated by a gate oxide film 5 is formed above the p channel region 3 so that a channel 3a can be induced in the p channel region 3 between the n + source region 4 and the n -top layer 2 functioning as a drain. There are further provided a PSG insulating layer 7, a topside source electrode 8 and a bottom drain electrode 16 / Fig. 6 i. V. m. Sp. 1, Zeilen 40 bis 50,- einen zweiten Bauelementbereich (20, 30) in dem Halbleiterkörper, der wenig-stens eine Halbleiterzone (18) des zweiten Leitungstyps (p) aufweist (A power IC device of Fig. 6 includes at least one VDMOS 10, and at least one CMOS consisting of a p channel MOSFET (pMOS) 20 and an n channel MOSFET (nMOS) 30. […]. The pMOS 20 has a p+ pair of source and drain regions 11 and 12 formed in the n - top layer 2 […]. The nMOS 30 is formed in a p well 18 which is formed in the n - top layer 2 / Sp. 1, Zeile 29 bis Sp. 2, Zeile 5 i. V. m. Fig. 6).Wie die anmeldungsgemäße integrierte Schaltungsanordnung wird auch die Schaltungsanordnung nach der Druckschrift D11 bevorzugt zur Steuerung von Elektromotoren eingesetzt, so dass bereits bei diesem Stand der Technik Maß-nahmen gegen die Überflutung des Substrats mit Minoritätsladungsträgern ge-troffen werden müssen, die beim Schalten der induktiven Last von dem entspre-chenden Dotierungsbereich des vertikalen Leistungsbauelements (VDMOS) in den Halbleiterkörper injiziert werden und zu einem Ausfall der Steuerschaltung führen können, da der - in diesem Fall von injizierten Löchern getragene - laterale Minoritätsladungsträgerstrom vom p-dotierten Kanalbereich (p-type channel re-gion 3) des vertikalen Leistungsbauelements durch die niedrig dotierte n - - Ober-fläche des Halbleiterkörpers (n - layer 2) zur p-Wanne der CMOS-Schaltung (p-well 18 of the CMOS) zu einem Latch up - Effekt in diesem Bereich führt, der ei-nen Ausfall der Steuerschaltung verursacht (However, such a simple structure of the above mentioned device cannot reliably prevent interference between the VDMOS and CMOS in a dynamic and transient state, so that this conventional device is liable to - 10 -cause malfunction as illustrated in Fig. 7 and 8. In an example shown in Fig. 8, power ICs are used in a drive circuit of a H bridge type for driving an inductive load 28 such as a DC motor. The circuit of Fig. 8 includes power ICs 40a and 40b and MOSFETs 29 and 31. […] Because of the flywheel current l3 flowing into the source electrode 8 of the VDMOS 10 shown in Fig. 7, holes (minority carriers) 32 are injected from the p-type channel region 3 of the VDMOS 10 into the n - layer 2, and these holes 32 reach the p well 18 of the CMOS. The flywheel current l3 has a magnitude approximate to the steady state current of the load 28, and the current density reaches a much higher value as compared with external noise applied to a conventional CMOS IC. Therefore, the CMOS in the power IC is brought into latchup by the holes 32 reaching the p well 18 much more easily than a conventional CMOS IC. For this reason, the conventional power IC shown in Fig. 6 is practically unusable without some means for preventing latchup / Fig. 7 und 8 i. V. m. Sp. 2, Zeilen 24 bis 56).Um die Funktionsfähigkeit der integrierten Schaltung sicherzustellen, wird gemäß Fig. 9 der Druckschrift D11 im Bereich zwischen dem Leistungsbauelement und der CMOS-Schaltung ein Schutzring angeordnet, der von einem p-dotierten, an Masse angeschlossenen und bis zur höher dotierten rückseitigen Zone des Halb-leiterkörpers reichenden ringförmigen Bereich rund um das vertikale Leistungs-bauelement gebildet wird. Dieser Schutzring nimmt injizierte Minoritätsträger (Löcher) aus dem Latch-up gefährdeten Substratbereich auf und leitet sie an Masse ab (The device of Fig. 9 is provided with a p-type guard ring 33 which is formed in the n - layer 2 between the VDMOS 10 and the CMOS constituted by the pMOS 20 and the nMOS 30. The guard ring 33 reaches the n+ bottom layer 1 and surrounds the VDMOS 10. The p guard ring 33 is grounded through a guard ring electrode 34 / Sp. 2, Zeile 57 bis Sp. 3, Zeile 5 i. V. m. Fig. 9).- 11 -Diese Schutzring-Struktur durch eine Konvertierungsstruktur gemäß der im letzten Teilmerkmal des geltenden Anspruchs 1 gegebenen Lehre zu ersetzen, beruht nicht auf einer erfinderischen Tätigkeit des Fachmanns.Denn die Druckschrift D9 offenbart dem Fachmann bereits eine integrierte Schal-tungsanordnung, bei der ein Leistungsbauelement und eine Steuerschaltung auf einem Halbleitersubstrat integriert sind und bei der eine Schutzring- und Konver-tierungsstruktur den durch die in den Halbleiterkörper injizierten Minoritätsla-dungsträger verursachten Latch up - Effekt in dem Bereich zwischen dem Leis-tungsbauelement und der MOS-Steuerschaltung verhindert (Smart power ICs in-tegrate high-voltage, high-power transistors with low-voltage, low-power control circuitry in order to reduce cost while increasing performance and reliability. Un-fortunately, this integration risks latch-up from the injection of minority carriers into the substrate by a forward biased n-tub-to-substrate junction of a high-power de-vice. To prevent latch-up by reducing the gain of the parasitic substrate NPN that injects and absorbs minority substrate carriers, both biased and unbiased guard rings, which surround the high-voltage device, have been proposed […]. This let-ter reports and explains measurements of the comparative performance, high-cur-rent effects, emitter area, and layout of unbiased guard rings. It also shows a lay-out modification to the unbiased guard ring structure which increases its current handling capability and makes it very attractive for smart-power IC layout / S. 600, li. Sp., Kap. I. „Introduction“).Die entsprechende Schutzring-Struktur und ihre Funktionsweise wird in der Druckschrift D9 anhand der in Fig. 1 gezeigten Anordnung erläutert. Diese zeigt im Querschnitt denjenigen Bereich einer solchen integrierten Schaltungsanord-nung, in dem die in den Halbleiterkörper injizierten Minoritätsladungsträger - im Beispiel gemäß der Druckschrift D9 sind dies Elektronen - den Latch up - Effekt verursachen, nämlich den Halbleiterkörper-Bereich (p substrate) zwischen dem Minoritätsladungsträger injizierenden n-dotierten Gebiet eines Leistungsbauele-ments (Device n-tub / Fig. 1; emitter ED, which is the n-tub body of a power device - 12 -that is expected to be driven below ground by events such as switching of an in-ductive load / Fig. 1 i. V. m. S. 600, li. Sp., le. Abs. und re. Sp. 1. Abs.) und dem diese Minoritätsladungsträger aufnehmenden Gebiet eines benachbarten anderen Bauelements, bspw. der Steuerelektronik (another device, n-tub / Fig. 1; to protect all other n-tubs on the chip (e.g. CD2) from acting as collectors for minority carriers injected into the substrate by ED / S. 600, re. Sp. unten). Die Anordnung aus dem n-dotierten Gebiet (Device n tub bzw. Emitter ED) des Leistungsbauelements, dem p-dotierten Substrat und dem n-dotierten Bereich (another device, n-tub) der be-nachbarten Steuerelektronik bildet dabei - wie bei den obigen Darlegungen zu der der Anmeldung zugrundeliegenden Problematik bereits grundsätzlich erläutert -einen parasitären lateralen Bipolar-, nämlich npn -Transistor (lateral BJT (= bipolar junction transistor) / S. 601, 1. Abs.), bei dem das die Minoritätsladungsträger in-jizierende n-dotierte Gebiet (Device n-tub) des Leistungsbauelements den Emitter (ED), das diese Ladungsträger aufnehmende n-dotierte Gebiet des benachbarten Bauelements (another device, n-tub) den Kollektor (CD2) und der dazwischen lie-gende Bereich des p-dotierten Substrats den Basis-Bereich des parasitären Tran-sistors bilden und bei dem - wie bei jedem „normalen“ Bipolar-Transistor - der Minoritätsladungsträgerstrom durch die Basis die Höhe des Stroms zwischen Emitter und Kollektor und damit die Verstärkung des Transistors („gain“) bestimmt.Um bei dieser parasitären Struktur einem Latch up - Effekt entgegenzuwirken und den Ausfall der Steuerelektronik zu verhindern, werden bei der Schaltungsanord-nung nach der Druckschrift D9 Minoritätsladungsträger aus dem Basisgebiet des parasitären Transistors entfernt, so dass dieser eine möglichst geringe Verstär-kung (gain) aufweist. Hierzu ist in dem Bereich zwischen den beiden Bauelemen-ten (device, another device) im Halbleiterköper (p substrate) um das die Minori-tätsladungsträger injizierende Gebiet herum eine Schutzringstruktur angeordnet, die - in Übereinstimmung mit der im Anspruch 1 in Bezug auf die Konvertierungs-struktur gegebenen Lehre - eine Halbleiterzone eines zweiten Leitungstyps (n-tub CGR) und eine Halbleiterzone eines ersten Leitungstyps (p-tub BO-GR) aufweist, die kurzgeschlossen sind (The unbiased guard ring is a set of three rings surrounding - 13 -the emitter, ED, which is the n-tub body of a power device that is expected to be driven below ground by events such as the switching of an inductive load. The in-nermost ring, BI-GR, is a substrate contact (SubCon) ring that is tied to ground. The middle ring, CGR, is an n-tub contact ring. The outermost ring, BO-GR , is a SubCon ring. The middle and outermost rings are shorted together, but are unbiased, meaning that they are not connected to any other part of the circuit, except through the substrate. The guard ring is designed to protect all other n-tubs on the chip (e.g. CD2) from acting as collectors for minority carriers injected into the sub-strate by ED. / S. 600, Sp. 1, li. Sp., Kap. II „Latch-Up Protection Unbiased Guard Ring“, bis re. Sp., le. Zeile i. V. m. Fig. 1, die zeigt, dass die Halbleiterzonen CGR und BI-GR entgegengesetzt dotierte Halbleiterzonen sind).Die Kurzschluss-Verbindung zwischen den beiden Halbleiterzonen unterschiedli-chen Leitungstyps dieser Schutzringstruktur bewirkt, dass von der Halbleiterzone des zweiten Leitungstyps (n-tub) aufgenommene Minoritätsladungsträger zu ei-nem Stromfluss zu der Halbleiterzone des ersten Leitungstyps (p-tub) dieser Struktur und zu einer entsprechenden Injektion von Majoritätsladungsträgern aus dieser Halbleiterzone des ersten Leitungstyps (p-tub) in den Halbleiterkörper (p-substrate) führen, die mit den Minoritätsladungsträgern in diesem Bereich rekom-binieren und somit die Rekombinationsrate (über das durch die Dotierung dieses Bereichs vorgegebene Niveau) erhöhen (The reduction in gain is due to the presence of guard ring n-tub, CGR which collects the electrons. CGR is connected to BO-GR which supplies holes to increase the recombination of the minority carriers in the substra-te / S. 601, li. Sp. Kap. III, Measurements, 1. Abs.). Die Schutzringstruktur nach der Druckschrift D9 bildet damit eine Konvertierungsstruktur gemäß der im letzten Teilmerkmal des geltenden Anspruchs 1 gegebenen Lehre.- 14 -Diese Konvertierungsstruktur zum selben Zweck, nämlich zum Entfernen von Mi-noritätsladungsträgern aus dem gefährdeten Bereich zwischen Leistungsbauele-ment und Steuerelektronik bei der integrierten Schaltungsanordnung nach der Druckschrift D11 einzusetzen, beruht nicht auf einer erfinderischen Tätigkeit des Fachmanns.Denn wie sich aus den vorangehenden Darlegungen ergibt, wird die Funktions-weise der Konvertierungsstruktur in der Druckschrift D9 anhand einer abstrahier-ten Bauelementeanordnung erläutert, bei der es nicht auf die konkrete Ausbildung des Leistungshalbleiterbauelements als laterales oder vertikales Leistungsbau-element und auf die Ausbildung der Ansteuerelektronik ankommt, sondern ledig-lich darauf, dass in einem Halbleitersubstrat in Nachbarschaft zueinander Do-tierungsbereiche angeordnet sind, die zusammen mit dem entsprechenden Sub-stratbereich eine laterale parasitäre Bipolartransistor-Struktur bilden. Dementspre-chend gibt die Druckschrift D9 dem Fachmann die allgemein auf beliebige in-tegrierte Schaltungsanordnungen mit derartigen Strukturen anwendbare Lehre, das Gefährdungspotential derartiger parasitärer Bipolar-Strukturen dadurch weit-gehend auszuschalten, dass die in die Basis parasitärer Bipolar-Transistorstruktu-ren injizierten Minoritätsladungsträger durch eine Konvertierungsstruktur nach dem Vorbild der Druckschrift D9 aus dieser entfernt und in „unschädliche“ Majori-tätsladungsträger umgewandelt werden.Dabei zeigen die in der Druckschrift D9 erläuterten, zur Bewertung der Effektivität der Konvertierungsstruktur durchgeführten Messungen, dass diese Konver-tierungsstruktur äußerst effektiv ist, was das Entfernen von Minoritätsladungsträ-gern aus dem Basisbereich des parasitären Transistors angeht, denn mit ihr wird die Verstärkung (gain) des parasitären Transistors, die von der Minoritätsladungs-träger-Menge bestimmt wird, trotz einer Verminderung des Abstands der kritischen Bereiche um eine Zehnerpotenz um mindestens vier Größenordnungen abge-senkt. Dabei wird explizit darauf hingewiesen, dass diese Wirkung darauf zurück-zuführen ist, dass mit der genannten Struktur Elektronen sehr effektiv aus dem - 15 -gefährdeten Gebiet entfernt werden und dass diese Wirkung bei entsprechender Vergrößerung des Minoritätsladungs-träger sammelnden Bereichs der Konver-tierungsstruktur noch um zwei weitere Größenordnungen erhöht werden kann (The effectiveness of an unbiased guard ring is shown in Fig. 2. The parasitic substrate NPN gain without a guard ring is more than 1 for a collector, CD2 , even 200 µm away from ED, posing a latch-up hazard. The addition of an unbiased guard ring reduced the gain at aCD2 distance of 20 µm by more than four orders of magnitude from 51 to 0.003. The re-duction in gain is due to the presence of guard ring n-tub, CGR which collects the elec-trons / S. 601, Kap. III, Measurements, 1. Abs.; The measurements show that an un-biased guard ring reduces the parasitic gain that contributes to latchup by up to four or-ders of magnitude. Widening the n-tub ring CGR can reduce the gain by an additional two orders of magnitude / S. 602, re. Sp., Kap. IV, Conclusion, 1. Abs.).Diese positive Wirkung wird zusätzlich noch dadurch erhöht, dass die aus dem kritischen Bereich entfernten Minoritätsladungsträger in Majoritätsladungsträger umgewandelt werden, die über den zweiten Bereich der Konvertierungsstruktur in das Substrat geführt werden, wo sie zu einer Erhöhung der Rekombinationsrate der Minoritätsladungsträger im Latch-up gefährdeten Bereich über das durch die Grunddotierung des Substrats vorgegebene Rekombinationsniveau führen (CGR is connected to BO-GR which supplies holes to increase the recombination of the minority carriers in the substrate. The unbiased guard ring is a space-efficient way to introduce recombination into a lateral BJT, thereby preventing the minority car-riers from travelling far in the substrate / S. 601, li. Sp. Kap. III Measurements, 1. Abs.).Angesichts dieser Hinweise zur Effektivität und Wirkungsweise der Konver-tierungsstruktur war es für den Fachmann naheliegend, die oben erläuterte allge-meine Lehre der Druckschrift D9 zum gleichen Zweck bei der integrierten Schal-tungsanordnung nach der Druckschrift D11 anzuwenden, bei dem ein vertikales Leistungsbauelement und eine zugehörige Ansteuerelektronik auf einem Chip ne-beneinander angeordnet sind.- 16 -Die Wirkungsweise der Konvertierungsstruktur nach der Druckschrift D9, also das Entfernen der Minoritätsladungsträger aus dem kritischen Bereich und das Anhe-ben des Rekombinationsniveaus durch die Zufuhr einer entsprechenden Menge von Majoritätsladungsträgern ist - wie sich aus obigen Darlegungen ergibt - unab-hängig vom Dotierungsniveau des Halbleitersubstrats, in dem diese Struktur an-geordnet ist. Im Gegensatz zur Auffassung der Anmelderin war der Fachmann somit auch nicht davon abgehalten, diese Struktur bei einer Anordnung mit einem vertikalen Leistungsbauelement vorzusehen, bei dem das Substrat nur schwach dotiert und somit das durch das dementsprechend niedrige Angebot an Majori-tätsladungsträgern bestimmte Rekombinationsniveau für Minoritätsladungsträger von Hause aus niedrig ist. Im Gegenteil bewirkt die Konvertierungsstruktur gerade in diesem Fall durch die zusätzliche Zufuhr von Majoritätsladungsträgern eine Verbesserung, nämlich eine Anhebung des Rekombinationsniveaus gegenüber dem durch die Dotierung vorgegebenen niedrigen Pegel.Zu dem Argument der Anmelderin, die anmeldungsgemäße Anordnung sei wegen der „Reflexion“ der Minoritätsladungsträger an der Potentialbarriere zwischen der (höher dotierten) ersten Halbleiterzone auf der Rückseite des Halbleiterkörpers und der schwächer dotierten zweiten Halbleiterzone im Bereich der Vorderseite besonders effektiv, ist anzumerken, dass sich eine solche Potentialbarriere zwangsläufig und ohne besonderes Zutun an der Raumladungszone ausbildet, die sich aufgrund der Dotierungsunterschiede (n+, n-) zwischen den beiden entspre-chenden Bereichen (1, 2) des Halbleiterkörpers bereits bei der Anordnung nach der Druckschrift D11 bildet. Damit werden auch hier die Minoritätsladungsträger zur Vorderseite des Halbleiterkörpers abgelenkt, so dass eine nach dem Vorbild der Druckschrift D9 an dieser Vorderseite angeordnete Konvertierungsstruktur ohne weiteres Zutun sehr effektiv Minoritätsladungsträger aufnimmt.Da die Herstellung der beiden Dotierungsbereiche der Konvertierungsstruktur nach der Druckschrift D9 im Rahmen der für die Erzeugung der übrigen Diffu-- 17 -sionsgebiete dieser Anordnung verwendeten Dotierungs- und Diffusionsprozesse erfolgen kann, kann mit der Übertragung der Lehre der Druckschrift D9 auf die integrierte Schaltungsanordnung nach der Druckschrift D11 auch der Fertigungs-prozess vereinfacht werden, denn damit kann auf die technologisch aufwendige Herstellung des bei der Anordnung nach der Druckschrift D11 vorgesehenen, bis zur ersten Halbleiterzone (highly doped n+ bottom layer 1) auf der Rückseite des Halbleiterkörpers reichenden Schutzrings (guard ring 33 / Fig. 9) verzichtet wer-den.Damit ergibt sich auch die im geltenden Anspruch 1 gegebene Lehre, dass die beiden Halbleiterzonen der Konvertierungsstruktur jeweils beabstandet zu der ersten Halbleiterzone in der zweiten Halbleiterzone des Halbleiterkörpers ange-ordnet sind, für den Fachmann in naheliegender Weise.Die Schaltungsanordnung nach dem geltenden Anspruch 1 beruht damit nicht auf einer erfinderischen Tätigkeit des Fachmanns.3. Die Unteransprüche 2 bis 8 fallen wegen der Antragsbindung mit dem An-spruch 1, vgl. BGH GRUR 2007, 802, 803, Tz 18 - „Informationsübermittlungsver-fahren II“ m. w. N.4. Bei dieser Sachlage war die Beschwerde der Anmelderin zurückzuweisen.Dr. Strößner Dr. Hock Brandt Dr. FriedrichCl

Full & Egal Universal Law Academy