BPatG 253 9.72 BUNDESPATENTGERICHT IM NAMEN DES VOLKES 2 Ni 26/98 (EU) (Aktenzeichen) URTEIL Verkündet am 25. Mai 2000 … In der Patentnichtigkeitssache … betreffend das europäische Patent 0 527 866 (DE 591 01 394) - 2 - hat der 2. Senat (Nichtigkeitssenat) des Bundespatentgerichts auf Grund der mündlichen Verhandlung vom 25. Mai 2000 unter Mitwirkung des Richters Baumgärtner als Vorsitzender, der Richter Dipl.-Ing. Bertl und Dipl.-Ing. Prasch, der Richterin Püschel sowie des Richters Dipl.-Ing. Schuster für Recht erkannt: 1. Das europäische Patent 0 527 866 wird mit Wirkung für das Hoheitsgebiet der Bundesrepublik Deutschland im Umfang des Patentanspruchs 1 für nichtig erklärt. 2. Die Beklagte trägt die Kosten des Rechtsstreits. 3. Das Urteil ist hinsichtlich der Kosten für die Klägerin gegen Sicherheitsleistung in Höhe von 40.000,- DM vor-läufig vollstreckbar. Tatbestand: Die Beklagte ist eingetragene Inhaberin des am 8. Mai 1991 unter Inanspruch-nahme der Priorität der europäischen Patentanmeldung 90108836 vom 10. Mai 1990 angemeldeten, mit Wirkung auch für die Bundesrepublik Deutschland erteilten europäischen Patents 0 527 866 (Streitpatent). Es betrifft einen integrierten Halbleiterspeicher mit Paralleltestmöglichkeit und Redundanz-verfahren. Das Streitpatent, das vom Deutschen Patent- und Markenamt unter der Nummer 591 01 394 geführt wird, umfaßt 80 Patentansprüche, von denen der mit der Nichtigkeitsklage allein angegriffene Patentanspruch 1 in der Verfahrensspra-che Deutsch folgenden Wortlaut hat: - 3 - "1. Integrierter Halbleiterspeicher mit Paralleltesteinrich-tung (PT) und U Blockgruppen (GPu=1...U), bei dem in einer Testbetriebsart mehrere Gruppen von M Speicherzel-len (MC) gleichzeitig auf Funktion testbar sind, wobei jede Gruppe entlang einer jeweiligen Wortleitung (WL) innerhalb einer jeweiligen der U Blockgruppen (GPu) angeordnet ist, und bei dem die dabei ausgelesenen Daten durch die Parallel-testeinrichtung (PT) auswertbar sind, gekennzeichnet durch folgende Merkmale: - die Paralleltesteinrichtung (PT) dient einem Einschrei-ben und einem Auswerten von in den Halbleiterspei-cher einzuschreibenden und aus diesem auszulesen-den Daten, - das Ergebnis der Auswertung liegt, für jede Gruppe von M Speicherzellen (MC) getrennt, an I/O-Datenlei-tungen (IO1, IO2, IO3) des Halbleiterspeichers an." Mit ihrer Teilnichtigkeitsklage macht die Klägerin geltend, der Gegenstand des Patentanspruchs 1 sei nicht patentfähig, da er nicht neu sei, sich aber jedenfalls für den Fachmann in naheliegender Weise aus dem Stand der Technik ergebe. Sie beruft sich hierzu auf folgende vorveröffentlichte Druckschriften: 1. Data Book der Firma Toshiba Corporation "MOS Memory Products", 1989, S. 313 bis 331 (Anlage D1); 2. Pinaki Mazumder "Parallel Testing of Parametric Faults in a Three-Dimen-sional Dynamic Random-Access Memory" in IEEE Journal of Solid-State Circuits, Vol. 23, Nr.4, August 1988, S. 933 bis 941 (Anlage D2); 3. deutsche Patentschrift 40 11 987 (Anlage D3); - 4 - 4. Pinaki Mazumder "Parallel Testing for Pattern-Sensitive Faults in Semicon-ductor Random-Access Memories" in IEEE Transactions on Computers, Vol. 38, Nr.3, März 1989, S. 394 bis 407 (Anlage D4); 5. Masayoshi Nakane u.a. "4 M-Bit DRAMS ..." in IEE, Journal of Electronic Engineering, Vol. 26, Nr.265, Januar 1989, S. 32 bis 34 (Anlage D5); 6. G. Finney "DRAM DA 4 MBIT AD ALTA VELOCITA' " in ELETTRONICA OGGI, Nr.90, 15. November 1989, S. 107 bis 114 und englische Überset-zung (Anlagen D6 und D7). Sie macht des weiteren geltend, vor dem Prioritätstag des Streitpatents sei ein Speicherchip 1Mx4 DRAM der T… Corporation mit der Bezeichnung "TC514400Z-80" frei erhältlich gewesen, dessen schaltungstechnische Zusam-menhänge vor dem Prioritätstag des Streitpatents analysierbar gewesen seien und der die Lehre des Anspruchs 1 des Streitpatents vorwegnehme. Zum Nach-weis der Erhältlichkeit des Speicherchips beruft sie sich auf die schon aufgeführ-ten Anlagen D1, D5 bis D7 und reicht außerdem 5 Rechnungskopien ein. Für die Analysierbarkeit des Speicherchips sowie für die Darstellung seiner Schaltungen reicht sie folgende Druckschriften ein: 7. Design Analysis Reports der Firma Semiconductor Insights Inc., Kanada (Anlage D8); 8. Design Analysis Report der Firma Chipworks, Kanada (Anlage D9) bezüg-lich des Speicherbausteins TC514400Z-80 der Firma Toshiba/Japan (1Mx4 DRAM). Sie stellt ihre Behauptung, die in Anlage D9 dargestellten Schaltungen stammten von dem Speicherchip TC514400Z-80, unter Zeugenbeweis. - 5 - Die Klägerin beantragt, das europäische Patent 0 527 866 im Umfang des Patentan-spruchs 1 mit Wirkung für das Hoheitsgebiet der Bundesre-publik Deutschland für nichtig zu erklären. Die Beklagte beantragt, die Klage abzuweisen, hilfsweise verteidigt sie den Patentanspruch 1 mit der Maß-gabe, daß im Patentanspruch 1 vor dem Wort "und" auf Sei-te 19, Zeile 45 der Europäischen Patentschrift die Passage eingefügt wird: "wobei entlang einer Wortleitung (WL) N Speicherzellen (MC) angeordnet sind und wobei M
Full & Egal Universal Law Academy